Logik-/Protokollanalysator, Can, Flexray, Lin, Mvb, Gesendet, Wtb, Dp Aux, I2s, Soundwire, Mipi

ZEROPLUS LAP-C PRO32064M Logikanalysator,LAP-F164256M,LAP-C322000,LAP-C162000 Protokollanalysator,Allgemein frei mehr als 100 Protokolle:
Automobilbranche
CAN 2,0B,CAN FD,DSI BUS,FLEXRAY 2,1A
LIN 2,1, MVB, GESENDET, WTB

PC-System
AMD_SVI2, DDC EDID, ESPI, FWH
GPIB, IDE   Low Pin Count, LPC-SERIRQ
LPT, PCI, PECI, PS/2
SERIELLES GPIO IBPI, SVID, USB 1,1, USB 2,0

IC-Schnittstelle
1-ADRIG, 1-adrig (Advanced), 3-ADRIG, BDM
HPI, I2C, I3C, JTAG 2,0
MICROWIRE, MCU-51-DEKODIERUNG, MDDI, SPI
SSI-SCHNITTSTELLE, ST7669,SLE4442,SPI PLUS
Serieller Kabel-Debug (SWD), UART (RS-232C/422/485)        

Digitales Audio
AC97,AES_EBU,DSA-SCHNITTSTELLE,DP AUX-KANAL 1,1
HD AUDIO   HDMI CEC, I2S, MIPI DSI
MHL-CBUS, MIDI, MIPI_CSI-2   PCM
PSB-Schnittstelle, S/PDIF, STBus     

Basic Logic Application
ARITHMETISCHE LOGIK,DIGITALE LOGIK,JK FLIP-FLOP,UP DOWN COUNTER

Speicher
Compact Flash 4,1, eMMC, I2C (EEPROM 24L), I2C (EEPROM 24LCS61/24LCS62)
MICROWIRE (EEPROM 93C), Quad SPI, SPI-kompatibel (Atmel Memory), SAMSUNG K9 (NAND Flash)
SD2,0/SDIO,SD3,0,UNI/O     

Optoelektronik
7-SEGMENT-LED, CCIR656, CMOS-BILD, DALI-SCHNITTSTELLE
DM114/DM115,DMX512,LCD1602,LCD12864,SCCC
LED-Pitch-Array, LG4572, RGB-Schnittstelle, S2Cwire/AS2Cwire           

Infrarotstrahlen
IRDA, NEC PD6122, PHILIPS RC-5, PHILIPS RC-6, PT2262/PT2272           

Leistung
BMS, HDQ, PMBus 1,1, QI, SMBus 2,0           

Drahtlos
Differential Manchester, DigRF, ISO7816 UART, KEELOQ Code Hopping
MANCHESTER, MII, MILLER, MIL-STD-1553
MIPI RFFE   MODIFIED MILLER, SIGNIA 6210, SWP
WIEGAND   WWV/WWVH/WWVB        

Andere
DS1302,DS18B20,HART,IO-LINK
KNX,Leitungscode,Modbus,MODIFIZIERTES SPI
OPENTHERM 2,2,PROFIBUS,SHT11

ZEROPLUS LAP-C PRO16064M Logikanalysator, Spezifikationen Protokollanalysator
Abtastrate:Intern (Timing) (Asynchron) max 1GHz .Extern (Zustand)(synchron) max 250MHz
Kanal:16ch
Speichertiefe pro Kanal: 8ch/128MB,16ch/64MB
Gesamtspeicher: 1Gb
Grenzwertgenauigkeit: 10mV/Schritt
Schwellwertbereich: -6V ~ +6V
Stromversorgung:USB-Busversorgung (+5V)
Phasenfehler:<500 ps
Spezielle Software-Features:Zoomen und Schwenken,Kurvenform und UI Customization,Zustandsliste und Waveform-Ansicht, Paketliste, Waveform Navigator, Speicheransicht, Statistik, Dateivergleich
Betriebssystem:Windows (11/10/8,1/7)
Datenübertragung:USB 3,0 (kompatibel mit 2,0)
MUSTERGENERATOR:I2C, SPI, UART (RS-232C/422/485), CAN
Zertifizierungen:FCC / CE / WEEE / RoHS / REACH
Abmessungen: 126 x 95 x 25 mm

Funktion
Pattern Generator: Beschleunigen Sie den Entwicklungsprozess! Selbst bei unfertigen Objekten kann das Spec-konforme Signal an das Objekt gesendet werden, das gemeinsam getestet werden muss, und der Test kann in verschiedenen Umgebungen verifiziert werden.
Long-Time Record:die Funktion wird verwendet, um Proben direkt auf die Festplatte zu streamen. Bis zu 32 Kanäle können über USB 3,0 gestreamt werden. Die Langzeit-Aufzeichnungsfunktion kann je nach Sampling-Setup für die Erfassung von Signalen von 7 Stunden bis zu einem Monat verwendet werden

Zubehör
Mainframe: 1pc       
Testkabel:1package
USB3,0 Kabel:1 Stück (Anschluss PCs)
Aufsteckhaken für Sonde: 1 Packet
Tragetasche: 1pc
USB-Flash-Laufwerk (Treibersoftware): 1pc

Spezifikationen des Logikanalysators ZEROPLUS LAP-C 162000
Abtastrate:interne Uhr (Timing) (asynchron): 100Hz~200MHz Externe Uhr (Status) (synchron): 100MHz
Kanal:16ch
Speicher: Speichertiefe pro Kanal 2Mbits, Gesamtspeicher 32Mbits  (Max. 512Mbits für Komprimierung)
Testsignal:Bandbreite 75MHz  
Bereich der Triggerspannung: -6V~+6V  
Auflösung der Triggerspannung: ±0,1V
Sonstiges: Systemunterstützung: Windows 2000 / XP(32bits) / Vista / Win 7  
Fehler in Phase: < 1,5ns  
Max. Eingangsspannung: ±30V  
Eingangswiderstand: 500KΩ/10pF  
Stromversorgung: USB (DC 5V, 500mA)  
Stromverbrauch im Ruhezustand: 1W  
Max. Sofortige Leistung bei der Arbeit: 2W
Software-Funktion:Datenkomprimierung : Max 2M Bits x 256  
Zeitbasis Bereich : 5ps~10ms  
Sprachen: Chinesisch (Traditionell/Vereinfacht), Englisch, Japanisch, Koreanisch, Französisch, Deutsch  
Maximale Trigger-Seite : 8192 Seiten Waveforrm Datenanzeige Filter&Filter Delay Trigger Delay unbegrenzte lncreasing Bar Automatische Verbindungsleiste Automatische Software-Aktualisierung Datenstatistik Auto-Save Filter Bar Protokoll Analyse Protokoll Paketliste Datei Export Datenkontrast Latch Funktion Protokollanalysator Trigger: Parallele Pulsbreite  
Trigger-Modul : Option
Trigger-Modus: Muster/Kante  
Auslösekanal: 16 Kanal
Post-Trigger: JA  
Auslösepegel: 1 Level  
Triggeranzahl: 1~65535
Sicherheitszertifizierung: FCC / CE / WEEE / RoHS / REACH
Abmessungen: 125 x 92 x 25 mm

Funktion
Die Tasten auf der Logic Analyzer Hardware besitzen die Funktion der Probenahme.
Auf der Hardware von Zereplus Logic Analyzer befindet sich eine STARTTASTE, und durch Drücken dieser Taste kann der Logic Analyzer Signale abtasten, wenn die Software von Logic Analyzer aktiviert ist. Benutzer können schnell Daten von der Testplatine erfassen, indem sie die START-Taste verwenden.

Komprimierung
Zeroplus Technology gibt die patentierte Technologie der Waveform Compression aus, die mehr Wellenformdaten erfassen kann, ohne die Größe des RAM hinzuzufügen. Beispiel: Die RAM-Größe ist auf 1M eingestellt, und die Sampling-Frequenz auf 50MHz. Wenn die Komprimierungsfunktion nicht aktiviert ist, kann Zeroplus Logic Analyzer nur Wellenformdaten innerhalb von 20,972ms erfassen. Wenn die Komprimierungsfunktion aktiviert ist, kann der Logic Analyzer die Kurvendaten mit der gleichen RAM-Größe (1M) und Sampling Frequency (50MHz) auf 3,999s verlängern. Das heißt, die Funktion der Waveform Compression kann die Menge der Captive-Daten weitgehend verbessern.

Verzögerung Signalfilter
Zereplus Technology gibt die patentierte Technologie der Signalfilter Delay. Die Funktion der Signalfilterverzögerung kann die Signale bedingt erfassen. So ist beispielsweise der Filterzustand von Kanal A1 auf High Level gesetzt; die Unterschiede sind offensichtlich an den horizontalen Fenstern erkennbar. Und das Filter Delay Setup kann die Bedingungen des Signalfilters flexibler machen; Benutzer können die Zeit der Filter Delay als ihre Anforderungen einstellen. Beispiel: Clients haben Fehler in einer Gruppe von DUT gefunden. Der Inhalt des Fehlers ist, dass ein Lesefehler angezeigt werden kann, während das Programm versucht, die Daten zu lesen. In diesem Moment können Benutzer die Funktion der Signalfilterverzögerung nutzen, um das Signal bedingt zu erfassen und den Fehler weiter zu analysieren (der Status des Lesezustands ist 0X5A; die Befehlsperiode des Lesezustands ist 10us). Gemäß der Funktion der Signalfilterverzögerung kann Zeroplus Logic Analyzer nur die 10us-Befehlsperiode erfassen, um den Fehler zu analysieren, wenn die Daten von 0X5A angezeigt werden.

Trigger-Seite
Zereplus Logic Analyzer fügt die patentierte Technologie von Trigger Page hinzu, mit anderen Worten, die Trigger-Seite dient der Seitenaufteilung der kontinuierlichen und langen Signaldaten. Legen Sie die aktuelle RAM-Größe als eine Seite fest, und die Position des Triggerpunkts ist die erste Seite. Nach der Analyse der Daten der ersten Seite können Benutzer die Trigger-Seite auf „2“ setzen und den Logic Analyzer neu starten, wenn die Daten der Testplatine für jedes Mal gleich sind und die Einstellung der Trigger-Bedingung nicht geändert werden soll; Wenn der Logikanalysator die Datenerfassung beendet und die Anzeige beendet, entspricht der Inhalt des Kurvenanzeigebereichs den Daten der zweiten Seite, die den Daten der ersten Seite folgt. Beispiel: Die RAM-Größe ist auf 32K eingestellt, die Sampling-Frequenz auf 200MHz, die Trigger-Seite auf "1". Der Endpunkt des erfassten Signals ist 147,465us und der frühere halbe Teil der Daten ist 0X47. Wenn Sie beginnen, Daten mit der gleichen RAM-Größe und Sampling-Frequenz zu erfassen und die Trigger-Seite auf "2" zu setzen, ist der Startpunkt der erfassten Daten 147,465us, der Endpunkt der ersten Seite, und der Benutzer kann den zweiten Teil der Daten sehen, 0X47.

Anzahl Der Trigger
Zereplus Logic Analyzer fügt die Technologie der Triggeranzahl hinzu. Die Funktion Trigger Count eignet sich für diese Art von getesteten Signalen, die gemäß der Trigger Condition mehr als ein Triggersignal haben. Benutzer können die Triggerposition festlegen, an der das Triggersignal mit der Triggerbedingung übereinstimmt. Wenn Benutzer zum ersten Mal auslösen möchten, wenn das Triggersignal mit der Triggerbedingung übereinstimmt, sollte die Einstellung der Triggeranzahl auf „1“ (Standardeinstellung) gesetzt werden; Wenn Benutzer zum dritten Mal auslösen möchten, wenn das Triggersignal mit der Triggerbedingung übereinstimmt, sollte die Einstellung der Triggeranzahl auf "3" gesetzt werden; die anderen können der früheren Methode folgen. Die Max. Die Triggeranzahl kann auf „65535“ gesetzt werden.

Impulsbreite Suchen
Zeroplus Logic Analyzer fügt die Funktion „Impulsbreite suchen“ hinzu, mit der die Pulsbreite verglichen und durchsucht werden kann. Zum Beispiel ist die Periode einiger Wellenformen 4,2us (die positive/negative Periode ist 2,1us), aber sie kann den Periodenfehler manchmal verursachen; In diesem Moment können Benutzer die Funktion „Impulsbreite suchen“ verwenden, um den Fehlerpunkt zu markieren. Außerdem verbessert sie die Effizienz für Techniker, um den Debugging abzuschließen.

Decoding Beispiel of Protocol Analyzer - die Decodierung des Protokolls SSI-Analysator
Das Protocol Analyzer SSI Decoding Module der Zeroplus Technology kann Benutzern bei der Analyse des Protocol Analyzer SSI helfen. Die Daten der RD/TD in-Signale können je nach Decoding-Modul direkt auf dem Bildschirm angezeigt werden. Das SSI-Decoding-Modul des Protocol Analyzer der Zeroplus-Technologie bietet verschiedene SSI-Einstellungen, wie z. B. den Normalmodus und den Netzwerkmodus. Benutzer können es als ihre Anforderungen bei der Analyse des SSI-Signals festlegen.

Unterstützt LabVIEW
LabVIEW für LAP-C(162000) Download wie man Logikanalysator-Messung durchführt Auf LabVIEW

So Funktioniert'S
Tatsächliche Messung des SSI des Protokollanalysators
Schritt 1: Schließen Sie das Testkabel an die Signalanschlüsse des Logic Analyzers an und verbinden Sie die anderen Enden des Testkabels mit der Testplatine. Benutzer können die Sonde im Paket verwenden, um die Testplatine entsprechend den verschiedenen Bedingungen der Testplatine anzuschließen.
    
Schritt 2: Stellen Sie die Bedingungen des Logic Analyzers gemäß Kapitel 3 der Installationsanleitung ein. Nach Abschluss der Einstellungen die Software des Logic Analyzers aktivieren, um das Signal der Testplatine zu senden. Anschließend können die Signale erfasst werden. Das erfasste Signal kann sich auf das Kurvenbild beziehen. Tipp: Die Sampling-Frequenz des Logikanalysators sollte mehr als viermal höher sein als die der Testplatine, um sicherzustellen, dass das Signal genau ist.

Schritt 3:die nicht analysierten Kanäle in Bus gruppieren: Drücken Sie die STRG-Taste auf der Tastatur kontinuierlich und verwenden Sie die Maus, um die nicht analysierten Kanäle zu markieren; Wenn die Auswahl abgeschlossen ist, klicken Sie mit der rechten Maustaste auf die Option Gruppieren in Bus; In der Spalte Bus/Signal wird ein Bus hinzugefügt. Tipp: Bei der Analyse des Busses die Anzahl der Kanäle gemäß dem getesteten Protocol Analyzer einstellen. Zum Beispiel benötigt der Protocol Analyzer IIC zwei Kanäle, um die Analyse zu starten, und der Protocol Analyzer UART benötigt einen Kanal, um die Analyse zu starten.

Schritt 4: Wählen Sie Bus1 aus, und drücken Sie die rechte Maustaste. Klicken Sie auf Buseigenschaft, um das Dialogfeld Buseigenschaft zu öffnen, und wählen Sie dann den gewünschten Protokollanalysator aus. Für jeden Protocol Analyzer gibt es eine entsprechende Einstellung für die Parameterkonfiguration. Benutzer können den relativen Inhalt des Protocol Analyzer im Dialogfeld Parameters Configuration entsprechend dem getesteten Protocol Analyzer festlegen. Tipp: Das SPI-Decoding-Modul des Zeroplus Logic Analyzers kann MOSI und MISO synchron analysieren, und es müssen nur zwei Gruppen von Protocol Analyzer SPI eingestellt werden, um mit der Analyse zu beginnen.

Schritt 5:nach Abschluss der Einstellung werden die Paketdaten des Protocol Analyzer SSI auf dem Bildschirm angezeigt. Tipp: Die Software von Zereplus Logic Analyzer besitzt weitere leistungsstarke Funktionen, die Benutzern bei der Analyse des Busses helfen, wie Paketliste, Datenwert suchen, Impulsbreite suchen usw.

Zubehör
Logikanalysator:1piece
Testen von Kabel/Sonde:1packet
USB-Kabel:1piece
Tragetasche: 1piece

ZEROPLUS LAP-C PRO32064M Logikanalysator, LAP-F164256M, LAP-C322000, LAP-C162000 Protokollanalysator  -Produkte  
ZEROPLUS F-Standard LAP-F164256M Logikanalysator:64 Kanal, intern (Timing) (Asynchron) max 1GHz ,Extern (Zustand)(synchron) max 200MHz,Speichertiefe pro 256MB,Gesamtspeicher 16GB.

ZEROPLUS Logic Cube pro LAP-C PRO32256M Logikanalysator:32 Kanal,intern (Timing)(Asynchron) max 2GHz ,Extern (Zustand)(synchron) max 250MHz,Speichertiefe pro 256MB,Gesamtspeicher 8Gb.

ZEROPLUS Logic Cube pro LAP-C PRO32128M Logikanalysator:32 Kanal,intern (Timing)(Asynchron) max 2GHz,Extern (Zustand)(synchron) max 250MHz,Speichertiefe pro 128MB,Gesamtspeicher 4Gb.

ZEROPLUS Logic Cube pro LAP-C PRO32064M Logikanalysator:32 Kanal,intern (Timing)(Asynchron) max 2GHz ,Extern (Zustand)(synchron) max 250MHz,Speichertiefe pro 64MB,Gesamtspeicher 2Gb.

ZEROPLUS Logic Cube pro LAP-C PRO16064M Logikanalysator:16 Kanal,intern (Timing)(Asynchron) max 1GHz ,Extern (Zustand)(synchron) max 250MHz,Speichertiefe pro 64MB,Gesamtspeicher 1Gb.

ZEROPLUS Logic Cube LAP-C 322000 Logikanalysator:32 Kanal,intern (Timing)(Asynchron) max 200MHz ,Extern (Zustand)(synchron) max 100MHz,Speichertiefe pro 2Mb,Gesamtspeicher 64MB.

ZEROPLUS Logic Cube LAP-C 162000 Logikanalysator:16 Kanal,intern (Timing)(Asynchron) max 200MHz ,Extern (Zustand)(synchron) max 100MHz,Speichertiefe pro 2Mb,Gesamtspeicher 32MB.