De5-Net Fpga-Entwicklungskit

• Type: Development Board
• Demoplatine: Arm
• Warenzeichen: chipboard
• Herkunft: China, Cn(Origin)
• Modell Nr.: DE5-Net FPGA Development Kit

Produktbeschreibung

 

Überblick

 

Das Terasic DE5-Net Stratix V GX FPGA Development Kit bietet die ideale Hardwarelösung für Designs, die eine hohe Kapazität und Bandbreite für Speicheranbau, Kommunikation mit extrem niedriger Latenz und Energieeffizienz erfordern. Mit einem 3/4-Gehäuse mit voller Bauhöhe ist das DE5-Net für die anspruchsvollsten High-End-Anwendungen konzipiert. Es verfügt über das erstklassige Altera Stratix V GX, das branchenweit die beste Integration und Flexibilität auf Systemebene bietet.

Der Stratix® V GX FPGA verfügt über integrierte Transceiver, die mit maximal 12,5 Gbit/s übertragen, wodurch das DE5-Net vollständig mit der Version 3,0 des PCI Express Standards kompatibel ist und zudem eine ultralatenzarme, gerade Verbindung zu vier externen 10G SFP+ Modulen ermöglicht. Wenn Sie sich nicht auf ein externes PHY verlassen, wird die allgemeine Entwicklung von Netzwerkanwendungen beschleunigt, sodass Kunden Designs für eine Vielzahl von Hochgeschwindigkeitsverbindungsanwendungen bereitstellen können. Für Designs, die hohe Kapazität und hohe Geschwindigkeit für Speicher und Speicher erfordern, bietet das DE5-Net zwei unabhängige Bänke mit DDR3 SO-DIMM RAM, vier unabhängige Bänke von Cypress QDRII+ SRAM oder funktionell kompatible SRAMS von GSI und ISSI, Hochgeschwindigkeits-Parallelflashspeicher und vier SATA-Ports. Das Feature-Set des DE5-Net unterstützt alle hochintensiven Anwendungen wie Low Latency Trading, Cloud Computing, High Performance Computing, Datenerfassung, Netzwerkverarbeitung, Und Signalverarbeitung.

Spezifikationen

 

DE5-Net FPGA-Entwicklungskit

 

FPGA

 

FPGA

• Altera Stratix® V GX FPGA (5SGXEA7N2F45C2)

 

FPGA-Konfiguration

• On-Board USB Blaster II oder JTAG-Steckverbinder für FPGA-Programmierung Schnelle passive Parallele (FPPx32)

• Konfiguration über MAX II CPLD und Flash-Speicher

Speicher

 

Speicher

• Zwei unabhängige DDR3 SODIMM-Sockel, bis zu 8GB 800 MHz oder 4GB 933 MHz für jeden Sockel

• FPGA-Konfiguration

• Vier unabhängige 550MHz SRAM, 18-Bit-Datenbus und 72Mbit für jeden

• 256MB BLINKLICHT

Kommunikation

 

Kommunikationsports

• Vier SFP+-Anschlüsse

• PCI Express (PCIe) x8-Edge-Anschluss (einschließlich Windows PCIe-Treiber)

• Ein Erweiterungsstecker RS422

Andere

 

Allgemeine Benutzereingabe/-Ausgabe:

• 4 LEDs

• 1 LED-Array

• 4 Drucktasten

• 4 Schiebeschalter

• 2 7-Segment-Displays

• SMA-Takteingang/-Ausgang

 

Uhr An Bord

• 50MHz Oszillator

• Programmierbare Oszillatoren Si570, CDCM61001 und CDCM61004

 

Systemüberwachung und -Steuerung

• Temperatursensor

• Lüftersteuerung

 

Leistung

• PCI Express 6-poliger Netzanschluss, 12V-DC-Eingang

• Stromversorgung des PCI Express EDGE-Steckers

 

Mechanische Spezifikation

• PCI Express Standardhöhe und 3/4-Länge

Diagra Blockieren

 

Paket