Chipsatz (SC256)

1.1. Einleitung
Dieser Span ist eine Niederspannung, ein Schwachstrom, eine hohe Sicherheit und Multifunktionsein kryptogrammsicherheitsspan. Es ist für PKI Architektur-Chipkarte, die hauptsächlich Funktionen ist verwendbar:
Schließt internes DES/3DES Algorithmus-Hardware-Gaspedal für große Geschwindigkeit mit ein
Datenverschlüsselung/Dekodierung
Unterzeichnung und Identität DNA-Digital kennzeichnen auf Span
Auf-Span geheimes Schlüsselmanagement
Spezielle Algorithmuslast stützen und durchführen
Mit Standard ISO7816-1/2/3 übereinstimmen
1.2. Eigenschaften
1.2.1. Hauptprozessor
Inländisches Eigentum C*Core210
eingebetteter RISC-32-Bitmikroprozessor
Stadiumsrohrleitung des Hochleistungs- 4
Schwachstrom und dynamisches Energienmanagement
Trockengleichrichter Maßeinheit
Sicherheitslokalisierung zwischen anwendungsorientiertem Gedächtnisunterseebootbereich
Hardware-Sicherheits-Zugriffskontrolle
Anweisungs-Optimierung
Örtlich festgelegte 16-Bitanweisung, die Steuerkomplikation herabzusetzen
Die meisten Anweisungen sind der einzelne Zyklus, zum der Prozessgeschwindigkeit zu erhöhen
Befehlsatzoptimierung, zum der höheren c4programmiersprache zu stützen
Zwei Programmierungsbetriebe für Aufsichtskraft und Benutzer
1.2.2. Auf-Span Gedächtnis
SRAM
Bytes des Gedächtnisspeichers 10K
Byte, Halbwort und Wort liest und schreibt
Einzelner Zykluszugang
Auf Beschränkungssteuerung zurückgreifen
Fähigkeit, Programm laufen zu lassen
2

Datenblatt WK128
BLITZ
Bytes 128K Flash-Speicher
1024 Bytes pro Seite
Byte, Halbwort und Wort liest Unterstützung. Die Lesezeit ist- 20ns.
(32-Bit) Programmierungsunterstützung abfassen. Die programmierenzeit ist 20µ s.
Seite-löschen und Masse-löschen gestützt
100.000 Löschenmal in der normalen Temperatur
100 Jahre Datenspeicher in der Raumtemperatur
Fähigkeit, Programm laufen zu lassen
Flexibler Schutzentwurf für versehentliches Programm oder Löschen
Auf Beschränkungssteuerung zurückgreifen
1.2.3. Systemsteuerung
Taktgeber
Externe Taktgeberrate: 1-6MHz
Interne Systemstaktgeberrate: 0.5-32MHz
Programmierbarer Modultaktgeber
Internes PLL
Zurückstellen
Mehrfache Zurückstellenquelle gestützt
Quellschirm zurückstellen und Steuerung öffnen
Intern Energie-Auf Zurückstellen (POR)
Energien-Management
Wartezeitmodus gestützt
Den gestützten Modus dösen
Den gestützten Modus stoppen
den gestützten Modus Peripherie-schließen-unten
Unterbrechungs-Steuerung (INTC)
Interne und externe Unterbrechung gestützt
Unterbrechung ermöglichen und sperren gestützt
Unterbrechungsprioritätsverteilung gestützt
Vektorerzeugung gestützt
Asynchroner Weckenmodus gestützt
Zwei Unterbrechingssteuerbaustein (PIT)
3

Datenblatt WK128
16-Bittimer
Programmierbare Zählimpulsmethode
Niederleistungsmodus gestützt
Zeitüberwachung (WDT)
16-Bittimer
Niederleistungsmodus gestützt
1.2.4. Sicherheitskontrolle
Allgemeiner SchlüsselCo-Processor (PKCP)
CRT-schneller Betrieb gestützt
1024 Bit DNA-Unterzeichnungrate als 30mal pro Sekunde mit CRT.
Bit 1024, das Schlüsselpaare durchschnittliche Zeit erzeugen, ist 1.4 zweites.
Niederleistungsmodus gestützt
Zutreffender Zufallszahlen-Generator (TRNG)
Prüfung durch Zufallszahlen als nationalen Standard FIPS-142
Datenrate als 128Kbps@32MHz
Niederleistungsmodus gestützt
DES-Algorithmusgaspedal DACC
DES/3DES Blockziffer gestützt
/DechiffrierungDatenrate als 26Mbps@32MHz chiffrieren
Sicherheitsmerkmale:
Externer Taktgeberratenmonitor
Energien-Spg. Kontrollempfänger
Interne gegenwärtige Kriechenmaschine
Gedächtniszugriffskontrolle und -schutz
Einzigartige Seriennummer
Mischen-Wegewahl für Sicherheit
Anzugreifen zu vermeiden Schirmschicht
1.2.5. Schnittstellen-Steuerung
StandardserienISO7816 kommunikationsschnittstelle gestützt
1.2.6. Elektrische Eigenschaften
Betriebs-Spannung: 2.7V~5.5V
Maximaler Betriebsstrom: 46mA (5V@32MHz, DNA-Mitarbeiter geschlossen)
4

Datenblatt WK128
Temperaturspanne: -10c~70c
Esd-Schutz über 4000V
Abkommen mit Standard ISO7816-3